Đặc điểm | Mô tả | ||||
Kiến trúc tập lệnh | Hỗ trợ các mở rộng bộ chỉ thị RISC-V 32-bit IMAC(B)(FD)(P)(K)_Zicsr_Zifencei_Zicbom_Zicond_Zilsd_xewcie, mang lại khả năng tùy chỉnh và hiệu suất tối ưu. | ||||
Chế độ | Chế độ máy (Machine-mode), chế độ người dùng (User-mode) | ||||
An ninh |
Hỗ trợ vùng bảo vệ bộ nhớ vật lý (PMP) tối đa lên đến 16 vùng
Hỗ trợ kiểm tra PPMA (Tính năng bộ nhớ vật lý có thể lập trình), giúp đảm bảo tính toàn vẹn và an toàn trong việc quản lý bộ nhớ. |
||||
Giai đoạn xử lý | Đường ống siêu quy mô thứ tự 6, có bộ dự đoán nhánh (Branch Predictor) | ||||
Bộ nhớ trong bộ xử lý | ITIM và DTIM, kích thước đều có thể cấu hình (0KB-128MB) | ||||
Bộ nhớ đệm L1 lệnh (L1 I$) | Kích thước có thể cấu hình (4KB-128KB) | ||||
Bộ nhớ đệm L1 dữ liệu (L1 D$) | Kích thước có thể cấu hình (4KB-128KB) | ||||
Ngắt | Bộ điều khiển ngắt CLIC, hỗ trợ lên đến 496 yêu cầu ngắt, hỗ trợ ngắt không thể bị bỏ qua (NMI) | ||||
Theo dõi gỡ lỗi |
Modul gỡ lỗi (Debug module) hỗ trợ JTAG/cJTAG
Mô đun theo dõi (Trace module) hỗ trợ RISC-V N-Trace |
||||
Giao diện tổng tuyến |
1. Giao diện bộ nhớ (Memory Port): giao diện chủ AHB/AXI 64 bit
2. Giao diện ngoại vi (Peripheral Port): Giao diện AHB chủ 32 bit Giao diện trước (Front port): Giao diện AHB 32-bit, được sử dụng để truy cập từ bên ngoài vào TIM0 và TIM1 một cách thuận tiện và hiệu quả. nhận định bóng đá keonhacai |
||||
CoreMark(CoreMarks/MHz) | 5.77 | ||||
Dhrystone-Legla(DMIPS/MHz) | 2.48 |