Đặc điểm | Mô tả | ||||
Kiến trúc tập lệnh | RISC-V 32 bit IMAC(B)(F)(P)_Zicsr_Zifencei_Zicbom là một cấu hình đặc biệt, cung cấp các tính năng mở rộng để tối ưu hóa hiệu suất trong các ứng dụng yêu cầu cao về xử lý dữ liệu và quản lý tài nguyên hệ thống. | ||||
Chế độ | Chế độ máy (Machine-mode), chế độ người dùng (User-mode) | ||||
An ninh | Hỗ trợ Smepmp, có thể chọn 0-16 vùng bảo vệ bộ nhớ vật lý (PMP Region) | ||||
Giai đoạn xử lý | 3 giai đoạn ống dẫn | ||||
Bộ nhớ trong bộ xử lý | TIM0 và TIM1, kích thước đều có thể cấu hình (0KB-128MB) | ||||
Bộ đệm lệnh L1 (L1 I$) | Kích thước có thể cấu hình (4KB-128KB) | ||||
Bộ đệm dữ liệu L1 (L1 D$) | Kích thước có thể cấu hình (4KB-128KB) | ||||
Ngắt | Bộ điều khiển ngắt CLIC, hỗ trợ lên đến 496 yêu cầu ngắt, hỗ trợ ngắt không thể bị bỏ qua (NMI) | ||||
Theo dõi gỡ lỗi |
Modul gỡ lỗi (Debug module) hỗ trợ JTAG/cJTAG
Mô đun theo dõi (Trace module) hỗ trợ RISC-V N-Trace |
||||
Giao diện tổng tuyến |
1. Giao diện bộ đệm lệnh (ICache Port): Giao diện chủ AHB-Lite 32 bit
2. Giao diện bộ đệm dữ liệu (Dcache Port): Giao diện chủ AHB-Lite 32 bit 3. Giao diện thiết bị ngoại vi (Peripheral Port): Giao diện chủ AHB-Lite 32 bit 4. Giao diện trước (Front Port): Giao diện từ AHB-Lite 32 bit |
||||
CoreMark(CoreMarks/MHz) | 4.45 | ||||
Dhrystone-Legla(DMIPS/MHz) | 1.74 |