Công nghệ RISC-V
Trang chủ
>
Công nghệ RISC-V
>
RISC-V CPU IP
>
IP kiến trúc 32 bit RISC-V
>
E200
E200
IP kiến trúc 32 bit RISC-V
E200:
E200 là một bộ vi xử lý 32 bit RISC-V đa năng, có hiệu suất cao và tiêu thụ điện năng thấp, được thiết kế dành riêng cho các ứng dụng nhúng. nhan dinh keo

Sản phẩm này được phát triển đặc biệt cho các vi điều khiển nhẹ nhàng trong hệ thống nhúng. Để tối ưu hóa hiệu năng, E200 tích hợp thêm bộ nhớ đệm L1, mở rộng B, F, Zicbom và mở rộng bảo mật Smepmp.
E200
Đặc điểm
Đặc điểm Mô tả
Kiến trúc tập lệnh RISC-V 32 bit IMAC(B)(F)
Chế độ Hỗ trợ chế độ máy (Machine-mode) và chế độ người dùng (User-mode)
An ninh Hỗ trợ Smepmp; có thể chọn 0-16 vùng bảo vệ bộ nhớ vật lý (PMP)
Hỗ trợ kiểm tra thuộc tính bộ nhớ vật lý có thể lập trình (PPMA) để đảm bảo an toàn và hiệu quả trong quá trình xử lý dữ liệu. trò chơi bắn cá
Giai đoạn xử lý Đường ống cấp 2
Bộ nhớ trong bộ xử lý TIM0 và TIM1, kích thước có thể cấu hình (0KB-128MB), ECC có thể chọn
Bộ đệm lệnh L1 (L1 I$) Kích thước có thể cấu hình (4KB-128KB), Parity/ECC có thể chọn
Bộ đệm dữ liệu L1 (L1 D$) Kích thước có thể cấu hình (4KB-128KB), Parity/ECC có thể chọn
Ngắt Bộ điều khiển ngắt CLIC, hỗ trợ lên đến 112 yêu cầu ngắt, hỗ trợ ngắt không thể bỏ qua (NMI)
Gỡ lỗi Modul gỡ lỗi (Debug module) hỗ trợ JTAG/cJTAG
Giao diện tổng tuyến 1. Giao diện bộ nhớ đệm lệnh (ICache Port): Giao diện chủ AHB 32 bit
2. Giao diện bộ nhớ đệm dữ liệu (DCache Port): Giao diện chủ AHB 32 bit
Cổng giao tiếp lệnh và cổng giao tiếp dữ liệu có thể được kết nối thành một cổng hệ thống duy nhất (System Port), sử dụng giao diện AHB chủ 32 bit để truyền tải thông tin nhanh chóng và ổn định.
4. Giao diện ngoại vi (Peripheral Port): Giao diện chủ AHB 32 bit
Cổng trước (Front Port): Giao diện AHB từ 32 bit, dùng để truy cập bên ngoài vào TIM, giúp dễ dàng tương tác và quản lý các chức năng cần thiết. kèo bóng đá tối nay
CoreMark (CoreMarks/MHz) 4.65
Dhrystone-Legal (DMIPS/MHz) 1.90

Hỗ trợ trước bán hàng

Dịch vụ sau bán hàng

Trở lại đầu trang