Công nghệ RISC-V
Trang chủ
>
Công nghệ RISC-V
>
RISC-V CPU IP
>
IP kiến trúc 32 bit RISC-V
>
R520A
R520A
IP kiến trúc 32 bit RISC-V
R520A:
R520A là một bộ vi xử lý 32 bit đa lõi dành cho ứng dụng xe cộ, được thiết kế với kiến trúc RISC-V hiện đại và đạt chứng nhận an toàn chức năng ASIL-D theo tiêu chuẩn ISO-26262. ngoai hang anh Sản phẩm này mang đến hiệu năng vượt trội, phù hợp cho các hệ thống điều khiển trong ô tô có yêu cầu cao về độ tin cậy và an toàn.

Sản phẩm hỗ trợ tập lệnh RV32GCBP, cùng nhiều phần mở rộng chính thức như Zfh (tính toán số thực bán chính xác), Zicbom (thao tác bộ nhớ đệm), Zicond (thực thi điều kiện), Zicsr (đọc ghi CSR), Zifence (rào cản lấy lệnh), SmePMP (bảo vệ địa chỉ nâng cao), SPMP (bảo vệ địa chỉ chế độ giám sát), và SBA (truy cập tổng bus hệ thống), đáp ứng đầy đủ nhu cầu phát triển các ứng dụng phức tạp. nhan dinh keo

R520A còn tích hợp nhiều tính năng mạnh mẽ như PPMA (kiểm tra thuộc tính bộ nhớ có thể lập trình), khả năng đồng bộ bộ nhớ đệm, Stack Monitor (theo dõi ngăn xếp), ESWIN Sight (khám phá tín hiệu nội bộ), và N-Trace (theo dõi luồng lệnh), giúp tối ưu hóa hiệu suất và độ tin cậy trong môi trường thời gian thực. kèo bóng đá tối nay

Bộ vi xử lý hỗ trợ chế độ Dual-Core LockStep với hai chế độ hoạt động là Split và Lock. Trong chế độ Lock, hai nhân R500A hoạt động đồng bộ, cho phép phát hiện và báo cáo lỗi trong quá trình vận hành hệ thống. Trong khi đó, chế độ Split cho phép mỗi nhân làm việc độc lập, thực hiện các chuỗi lệnh khác nhau, từ đó tăng cường hiệu năng và mở rộng khả năng ứng dụng.

Hỗ trợ nhiều cơ chế an toàn chức năng: bảo vệ giao diện tổng, bảo vệ giao diện SRAM và tách biệt các mô đun không an toàn;

R520A có thể chạy nhiều hệ điều hành thời gian thực như RTOS, μClinux và cũng tương thích với Linux hỗ trợ SPMP, tạo điều kiện thuận lợi cho các dự án phát triển phần mềm linh hoạt và mạnh mẽ.

Sản phẩm phù hợp cho các thiết kế yêu cầu tốc độ xử lý ngắt cao, bao gồm kiểm soát công nghiệp, thiết bị y tế, thiết bị lưu trữ, Modem, 5G, truyền dữ liệu đa phương tiện, đặc biệt là trong lĩnh vực ECU/DCU xe hơi và thiết kế IC theo tiêu chuẩn ô tô.
R520A
Đặc điểm
Đặc điểm Mô tả
Kiến trúc tập lệnh RV32
IMAC(B)(FDZfh)(P)_Zicsr_Zifencei_Zicbom_(Zicond) _Zilsd
Giai đoạn xử lý Đường ống phát hành song song 6 cấp, có bộ dự đoán nhánh (Branch Predictor)
Chế độ Hệ thống hỗ trợ ba chế độ hoạt động: Machine-mode (chế độ máy), Supervisor-mode (chế độ giám sát), và User-mode (chế độ người dùng), đảm bảo quản lý quyền truy cập và bảo mật hiệu quả.
An ninh Khu vực bảo vệ PMP có thể lên đến 16, khu vực bảo vệ SPMP có thể lên đến 16;
Hỗ trợ kiểm tra PPMA (các thuộc tính bộ nhớ có thể lập trình) giúp tăng cường khả năng bảo vệ và quản lý tài nguyên hệ thống.
Bộ nhớ tích hợp lệnh (ITIM) Kích thước 0-2MB có thể tùy chọn, ECC có thể chọn
Bộ nhớ tích hợp dữ liệu (DTIM) Kích thước 0-2MB có thể tùy chọn, ECC có thể chọn
Bộ đệm lệnh L1 (L1 I$) Kích thước bộ nhớ đệm có thể cấu hình từ 0KB đến 128KB, sử dụng kiến trúc 2 đường nhóm, mỗi đường có kích thước 64B, và hỗ trợ ECC tùy chọn để đảm bảo độ tin cậy cao hơn.
Bộ đệm dữ liệu L1 (L1 D$) Bộ nhớ đệm có thể tùy chỉnh từ 0KB đến 128KB, sử dụng cấu trúc 4 đường nhóm, mỗi đường có kích thước 64B, và có thể bật/tắt ECC tùy theo yêu cầu của ứng dụng.
Đơn vị tính toán dấu phẩy động (FPU) Hỗ trợ độ chính xác kép, độ chính xác đơn, và mở rộng dấu phẩy bán RISC-V Zfh
Đơn vị xử lý tín hiệu số (DSP) Hỗ trợ mở rộng RISC-V RV32P đầy đủ
Ngắt Hỗ trợ bộ điều khiển ngắt CLIC, mỗi lõi hỗ trợ tối đa 1008 ngắt nhanh
Hỗ trợ bộ điều khiển ngắt PLIC, tối đa hỗ trợ 1024 nguồn ngắt bên ngoài
Hỗ trợ ngắt NMI không thể tránh khỏi có thể phục hồi
Theo dõi gỡ lỗi Modul gỡ lỗi (Debug module) hỗ trợ giao tiếp qua JTAG/cJTAG và cổng truy cập tổng bus hệ thống (SBA), giúp dễ dàng kiểm tra và phân tích hệ thống trong quá trình phát triển và bảo trì.
Mô đun theo dõi (Trace module) hỗ trợ RISC-V N-Trace
Giao diện tổng tuyến 1. Giao diện flash (Flash Port): giao diện chủ AXI chỉ đọc 128 bit
2. Giao diện bộ nhớ (Memory Port): giao diện chủ AXI 128 bit
3. Giao diện thiết bị ngoại vi (Peripheral Port): giao diện chủ AXI 32 bit
Cổng trước (Front Port): Giao diện AXI 128-bit dạng slave, được sử dụng để truy cập từ bên ngoài vào ITIM, DTIM và DCache, đảm bảo kết nối nhanh chóng và ổn định.
CoreMark(CoreMarks/MHz) 5.79
Dhrystone-Legla(DMIPS/MHz) 2.55

Hỗ trợ trước bán hàng

Dịch vụ sau bán hàng

Trở lại đầu trang