Công nghệ RISC-V
Trang chủ
>
Công nghệ RISC-V
>
RISC-V CPU IP
>
IP kiến trúc 32 bit RISC-V
>
R500A
R500A
IP kiến trúc 32 bit RISC-V
R500A:
R500A là một bộ vi xử lý 32 bit dựa trên kiến trúc RISC-V, được thiết kế chuyên dụng cho ứng dụng ô tô với tiêu chuẩn an toàn chức năng ASIL-B theo ISO-26262. Sản phẩm này mang đến hiệu năng vượt trội và đáp ứng các yêu cầu khắt khe trong ngành công nghiệp xe hơi.

Hỗ trợ bộ chỉ thị RV32GCBP, cùng các mở rộng chính thức như Zfh (số thực bán độ chính xác), Zicbom (thao tác bộ nhớ đệm), Zicond (thực thi điều kiện), Zicsr (đọc ghi CSR), Zifence (rào cản lấy lệnh), SmePMP (bảo vệ địa chỉ nâng cao), SPMP (bảo vệ địa chỉ chế độ giám sát), SBA (truy cập hệ thống bus). nhận định bóng đá keonhacai

Cung cấp nhiều tính năng an toàn chức năng như PPMA (kiểm tra thuộc tính bộ nhớ có thể lập trình), giám sát ngăn xếp, khả năng quan sát tín hiệu nội bộ ESWIN Sight, và khả năng theo dõi luồng lệnh N-Trace, giúp đảm bảo hệ thống hoạt động ổn định và an toàn. vinwin

Hỗ trợ cơ chế đồng bộ hóa bộ nhớ, cho phép các thiết bị bên ngoài truy cập trực tiếp vào DCache thông qua Front Port, nhằm đáp ứng nhu cầu về tính nhất quán của bộ nhớ trong một số trường hợp cụ thể.

Có nhiều cơ chế an toàn chức năng như kiểm tra chẵn lẻ của thanh ghi, bảo vệ giao diện tổng đường, bảo vệ giao diện SRAM và tách biệt các module không an toàn, đảm bảo hệ thống hoạt động đáng tin cậy.

Hỗ trợ chạy các hệ điều hành thời gian thực như RTOS, μClinux, và tương thích với hệ điều hành Linux hỗ trợ SPMP, phù hợp cho nhiều ứng dụng đa dạng.

Phù hợp với các thiết kế yêu cầu tốc độ xử lý ngắt cao, ví dụ như điều khiển công nghiệp, thiết bị y tế, điều khiển lưu trữ, Modem, 5G, truyền tải video trực tuyến. nổ hủ Đặc biệt phù hợp cho các ECU/DCU trong ô tô và thiết kế IC theo tiêu chuẩn ô tô.
R500A
Đặc điểm
Đặc điểm Mô tả
Kiến trúc tập lệnh RISC-V 32 bit IMAC(B)(FDZfh)(P)_Zicsr_Zifencei_Zicbom_(Zicond)
Giai đoạn xử lý Đường ống phát hành song song 6 cấp, có bộ dự đoán nhánh (Branch Predictor)
Chế độ Chế độ máy (Machine-mode), chế độ giám sát (Supervisor-mode), chế độ người dùng (User-mode)
An ninh Khu vực bảo vệ PMP có thể lên đến 16, khu vực bảo vệ SPMP có thể lên đến 16;
Hỗ trợ kiểm tra thuộc tính bộ nhớ vật lý có thể lập trình (PPMA)
Bộ nhớ tích hợp lệnh (ITIM) Kích thước từ 0-16MB, ECC có thể chọn
Bộ nhớ tích hợp dữ liệu (DTIM) Kích thước từ 0-16MB, ECC có thể chọn
Bộ đệm lệnh L1 (L1 I$) Kích thước có thể cấu hình từ 0-128KB, đường liên nhóm 2 cách 32B, ECC có thể chọn
Bộ đệm dữ liệu L1 (L1 D$) Kích thước có thể cấu hình từ 0-128KB, đường liên nhóm 4 cách 32B, ECC có thể chọn
Ngắt Hỗ trợ bộ điều khiển ngắt CLIC, tối đa hỗ trợ 1008 ngắt nhanh
Hỗ trợ ngắt NMI không thể tránh khỏi có thể phục hồi
Đơn vị tính toán dấu phẩy động (FPU) Hỗ trợ độ chính xác kép, độ chính xác đơn, và mở rộng dấu phẩy bán RISC-V Zfh
Đơn vị xử lý tín hiệu số (DSP) Hỗ trợ lệnh SIMD (Single Instruction Multiple Data), hỗ trợ đầy đủ mở rộng RISC-V RV32P
Theo dõi gỡ lỗi Modul gỡ lỗi (Debug module) hỗ trợ JTAG/cJTAG và SBA (truy cập hệ thống bus), giúp dễ dàng kiểm tra và phát triển hệ thống.
Mô đun theo dõi (Trace module) hỗ trợ RISC-V N-Trace
Giao diện tổng tuyến 1. Giao diện flash (Flash Port): Giao diện chủ AXI chỉ đọc 64 bit
2. Giao diện bộ nhớ (Memory Port): Giao diện chủ AXI 64 bit
3. Giao diện thiết bị ngoại vi (Peripheral Port): Giao diện chủ AHB-Lite 32 bit
Giao diện đầu vào (Front Port): Giao diện AXI 64-bit từ phía ngoài, dùng để truy cập ITIM, DTIM và DCache từ bên ngoài.
CoreMark(CoreMarks/MHz) 5.79
Dhrystone-Legla(DMIPS/MHz) 2.55

Hỗ trợ trước bán hàng

Dịch vụ sau bán hàng

Trở lại đầu trang